半導体や電子部品が静電気による電気ストレスを受けた場合の破壊耐量を評価します。

静電気の発生モデルにより、以下の3種類の方法があります。

(1)人体モデル(HBM法:Human Body Model)
      【目的】  デバイスに対して人体から静電気が放電された場合を模擬した試験です。
      【試験条件例】  C=100pF,R=1.5KΩ,1回印加　（C:コンデンサ容量,R:抵抗）
      【参考規格例】  EIAJ,JEDEC
      【対応範囲】  PIN数:1〜512pin,電圧:±10〜±8000V

(2)マシンモデル(MM法:Machine Model)
      【目的】  デバイスに対して機械から静電気が放電された場合を模擬した試験です。
      【試験条件例】  C=200pF,R=0Ω,1回印加　（C:コンデンサ容量,R:抵抗）
      【参考規格例】  JEITA,JEDEC
      【対応範囲】  PIN数:1〜512pin,電圧:±10〜±4000V

(3)デバイス帯電モデル(CDM法:Charged Device Model)
      【目的】  デバイス自身が帯電して静電気が放電された場合を模擬した試験です。
      【試験条件例】  1回印加
      【参考規格例】  JEITA,JEDEC
      【対応範囲】  PIN数:1〜1024pin,電圧:±10〜±4000V

HBM／MM法試験装置

CDM法試験装置

【128ピンQFPパッケージのICについてESD試験(HBM法)を実施する場合】
    試験条件：スタート電圧値500V,ストップ電圧値2500V,ステップ電圧値500V,±極性,評価数量1個
    概算費用：25万円〜
    試験工期：4日
            ＊注意1：ESD印加後のOK／NGチェックは印加ピン間でのI-Vチェック(波形チェック)になります。
            ＊注意2：パッケージが特殊な場合、専用のボードの作成が必要になりますので材料費として

    なお、上記費用・工期は参考となりますので、個々のご依頼内容によって変わります。
    詳細は営業担当者までお問い合わせください。

        ・パッケージ外形寸法
        ・ピン数(ESD印加ピン数)
        ・試験数量
        ・試験条件(スタート電圧、ストップ電圧、ステップ電圧、印加極性)
    これらの情報を事前にいただけますと、より詳細なお見積が可能となります。

試験をご依頼いただける場合は  試験依頼書  に必用事項をご記入いただき、ご捺印の上、営業担当者まで
お申し付けください。